结果：找到"铺铜 间距"，相关内容262条
- 提个小建议，能否在PCB设计界面上，右键菜单增加两个焊盘的间距参数
- 用户通常会自建元件，自建元件时，通常会调整两个焊盘之间的间隔距离，用目前的专业版EDA，完全可以进行调整，但相对不太方便，如果能在选择两个焊盘的情况下，右键菜单中添加两个焊盘的间距参数及调整数值输入，用户应用会觉得更加方便。不成熟建议，请专家定择。
- 所属专栏： PCB设计 标签： 焊盘 间距 发帖人：lmn2005 发帖时间：2023-08-27 14:55:00
- 【避坑】【改进建议】铺铜导致的短路避坑及相关改进建议
- 上周打了一块板子，结果回来发现3.3v和gnd是短路的，结果以量空板就是短路的，然后一检查，果然发现了板子就有问题，有条vcc的走线，是dcdc输出的3.3v，和底面的GND铺铜连一块了。如图所示，看VCC的过孔，而蓝色的是底面铺铜，设置的是GND网络。所以VCC直接连到GND去了怪不得短路。不止是这个过孔，整个走线都是和GND连到一块去的发现问题之后我又尝试点了下重建铺铜，发现没有用，还是一样的情形。然后我一看，噢，我用的大电流铺铜的规则，这个是我自定义的规则，为了在开关电源那里走整片的铺铜区域，设置了网络间距=0，方式=直连，因为先前铺铜的时候设了相同网络也没法和相应的焊盘连到一块去（使...
- 所属专栏： PCB设计 标签： 铺铜 短路 间距 发帖人：Sumn255 发帖时间：2023-03-26 17:16:00
- 立创EDA标准版DRC导线边框间距bug反馈
- 走线和边框距离很大，但是报错了，重启刷新都没用，把走线往左拉一点解决，困惑虽然不影响最终成品，还是反馈一下bug软件版本是标准版6.5.5协作模式附件为PCB源文件PCB_tmp117_2022-05-31.zip
- 所属专栏： PCB设计 标签： DRC 间距 bug 发帖人：饥饿的瓜 发帖时间：2022-05-31 13:51:00
- 如何禁止某一区域铺铜，设置多个间距，
- 1.在某一个芯片下面及周围禁止铺铜时，用画方框，转不填充后，周围有一圈很细的框，与同层不同网络的线路相交，制作PCB时会不会造成短路？2.还有什么办法来禁止局部区域铺铜？3.同一PCB，能否有多个网络间距？想做有的区域间距宽点，有的区域间距窄一些。
- 所属专栏： 咨询答疑 标签： 禁止 铺铜 间距 发帖人：崩跑的先生 发帖时间：2022-01-25 12:50:00
- 立创EDA敷铜间距
- 立创EDA的GND敷铜与高压网络应该要有足够的安全间距，一般就是设定高压网络的间距规则，敷铜时就不会出现间距过小的问题。然而发现当敷铜区域与高压网络并没有相交，但又距离过近，小于安全间距时，就会出现规则无效问题，导致GND敷铜与高压网络安全间距不足。推测是为了提高软件的运行速度而在算法上减少了运算对象数量，即没有对高压网络进行间距规则运算。下图经过简单的操作，可以充分表达这个问题。图中有两个焊盘，一个GND，一个高压网络。高压网络设置了5mm的安全间距。有3块GND敷铜区域，一块与高压网络焊盘相交(红色)，其它设置未默认，此时没有任何问题，GND与高压网络焊盘的间距就是5mm.另一块敷铜区域...
- 所属专栏： 建议与反馈 标签： 敷铜间距问题，立创EDA，间距规则，网络规则 发帖人：Dazhao 发帖时间：2021-05-08 09:29:00
- 元件针脚太密？DRC总过不去，求帮助。
- 如图，试了好几个usbc接口，drc总是说距离太小，请问这个怎么解？先谢谢了。
- 所属专栏： PCB设计 标签： drc 间距 发帖人：暂时时空 发帖时间：2020-12-17 18:45:00
- 立创EDA如何设置同一器件网络之间的间距规则
- 如题，立创EDA如何设置同一器件内不同网络之间的间距规则
- 所属专栏： 原理图设计 标签： EDA 间距 发帖人：tongcc 发帖时间：2020-10-31 12:45:00
- 关于PCB铺铜网络间距设置
- 请问如何两个铺铜网络之间的间距如何调整呢
- 所属专栏： PCB设计 标签： PCB 铺铜 间距 发帖人：喜欢悠哉独自在 发帖时间：2020-08-02 15:16:00
- PCB的网络间距检查是不是有BUG？
- 如果把设计规格的间距设置为0.2mm，那么一些标准元件封装的焊盘就会报间距太小的错误，但是无论怎么测量焊盘边缘之间的距离，都为0.2mm，然后把间距规则改为0.199后，有部分的焊盘通过了规则检查，但是有部分的仍报错，设置间距规则为0.198后，就没有间距报错的了。这个间距规则问题是不是个BUG呢？还是我个人使用不当？
- 所属专栏： PCB设计 标签： 间距 发帖人：rm543 发帖时间：2020-07-14 10:47:00
返回
